1 - 类脑芯片设计 类脑芯片是指参考人脑神经元结构和人脑感知方式来设计的芯片。它是生物技术与信息技术的融合，也是面向未来的国家战略发展方向。它包括但不限于脉冲神经网络、人工智能、深度学习、智能机器等领域的研究与应用。目前承接脑中心智能机的规划需求，结合寒武纪深度学习芯片开展基于FPGA的神经网络算法的实现和功耗优化研究。
2 - 低功耗技术研究 随着传统计算芯片算力的提升，能量消耗极大，远超人脑的能耗水平。所以低功耗芯片技术是未来类脑芯片发展的核心依托技术之一。它的研究方向包括非冯诺依曼经典架构、存储计算一体化、低功耗电路设计方法学、新器件、新材料等等。目前数字芯片设计与实现组，针对模仿神经元的存储计算一体化（In memory computing）正在进行低功耗电路的设计，并开展低功耗集成电路设计方法学的探索。

1 - Kirin 990/980/810 芯片
华为海思麒麟手机SoC套片。参与7nm以及尚未发布的更先进工艺手机芯片研发，负责低功耗领域。带领小组成员完成全芯片电源供电需求和方案设计、电源域规划、子系统功耗仿真及优化、低功耗场景及恢复时的系统上下电控制、系统级SRAM串链实施方案、并维护几个抑制IR-drop电压降相关的数字模块、参与芯片回片漏电流板级测试、以及攻关一些专项创新研究课题。这些芯片已经搭载到华为Mate等系列的手机上，代表了我国自主研发的手机芯片的最高水平。
2 - Radeon RX Vega20/Vega10/460/480 芯片
AMD显卡芯片。负责AMD显卡芯片的物理设计，包括：电源网络设计、全芯片功耗仿真签核、模块/芯片/封装级别的IR-drop电压降/电迁移分析、电源空洞检查、interposer签核等工作。保证芯片用7nm/14nm流片成功，并顺利量产销售。
3 - 兼容国外某型号的图形图像处理器芯片
军品显卡芯片。作为博士学生带领小组完成电路分析、建立仿真验证平台、用汇编语言编写仿真向量、进行晶体管级仿真、流片后板级测试及Debug、撰写项目验收报告。这两颗芯片已经供应给某军工企业，并用在我国海军的军舰上。
4 - 全定制低功耗SRAM 芯片
嵌入式缓存芯片。提出降低SRAM位线摆幅、降低功耗的创新方案，并完成全定制SRAM芯片设计的全过程，包括：电路原理图设计、晶体管级仿真、版图设计及post-layout后仿真、分析时序/功耗/静态噪声容限、回片测试等。分别使用过65nm/130nm/180nm工艺。

1 - 王旭，葛冰晶，毛志刚，“适用于低功耗芯片的静态随机访问存储器的设计方法”发明专利号：ZL201110457905.8
2 - 王旭，蒋剑飞等，“基于电荷再利用和位线分级的低功耗8管SRAM芯片设计方法” 发明专利号：ZL201310467311.4
3 - 王旭，毛志刚，“一种高速低功耗电荷泵SRAM的及其实现方法” 发明专利号：ZL201510300151.3
4 - 王旭，吕超，“低功耗SRAM芯片位线的设计方法及电路结构” 发明专利号：ZL201410424284.7
5 - 王旭，梁馨文，张译文，“SRAM存储单元、SRAM电路及其读写方法” 发明专利号：ZL201510458420.9

1 - Xu Wang, Yuanzhi Zhang, Chao Lu, Zhigang Mao. Power efficient SRAM design with integrated bit line charge pump[J]. International Journal of Electronics and Communications. 2016 70 (10):1359-1402. (SCI收录号: 000384633200005)
2 - Xu Wang, Chao Lu, Zhigang Mao. Charge Recycling 8T SRAM Design for Low Voltage Robust Operation[J]. International Journal of Electronics and Communications. 2016 70 (1):25-32. (SCI收录号: 000367425400004)
3 - Jing Guo, Liyi Xiao, Tianqi Wang, Shanshan Liu, Xu Wang, Zhigang Mao. Soft Error Hardened Memory Design for Nanoscale Complementary Metal Oxide Semiconductor Technology[J]. IEEE Transactions on Reliability. 2015,64(2):596-602. (SCI收录号: 000355755200007)
4 - Xu Wang, Jianfei Jiang, Zhigang Mao, et al. A Novel Low Power 64-kb SRAM using Bit-lines Charge-Recycling and Non-Uniform Cell Scheme[C]. IEEE International Conference on Electronics, Circuits, and Systems. ICECS, 2011:528-531. (EI检索号: 20120614740838)
5 - Xu Wang, Weifeng He, Zhigang Mao. New Robust 200mV Sub-threshold Full Adders[C]. IEEE International Conference on Solid-State and Integrated Circuit Technology. ICSICT, 2010:776-778. (EI检索号: 20110413609345)
6 - Jian-Fei Jiang, Xu Wang, Wei-guang Sheng, et al. A Clock-less Transceiver for Global Interconnect[C]. IFIP/IEEE International Conference on VLSI and System-on-Chip. VLSI-SoC, 2011:184-187. (EI检索号: 20115114621959)
7 - Leilei Li, Xin Chen, Xu Wang. Fast CR-SRAM Using New Charge-Recycling Scheme[J]. Scientific Research Journal on Engineering, 2012, 4(8):493-495.
8 - 王旭. CMOS晶体管漏电流分析[J]. 机电信息. 2018, 21(7): 114-117.
9 - 杨玲, 王旭. 基于运动估计算法的PE模块的低功耗设计[J]. 微电子学与计算机. 2010, 27(9)122:125. (核心)